JOINING METHOD BY BRAZING MATERIAL AND TREATING DEVICE AS WELL AS SEMICONDUCTOR DEVICE

Patent number:

JP2303676

Publication date:

1990-12-17

Inventor:

AKASAKI HIROSHI; OTSUKA KANJI

Applicant:

HITACHI LTD; HITACHI VLSI ENG

Classification:

- international:

B23K1/20; B23K35/14; H01L23/02; B23K1/20;

B23K35/02; H01L23/02; (IPC1-7): B23K1/20;

B23K35/14; H01L23/02


- european:

Application number: JP19890123353 19890517 Priority number(s): JP19890123353 19890517

Report a data error here

Abstract of JP2303676

PURPOSE: To improve the reliability of the joining technique by brazing material when this method is applied to semiconductor devices by subjecting surface inert films of at least either of the brazing mateiral and metals to be joined to an etching treatment to expose the active surfaces and brazing the metals without using a flux. CONSTITUTION:Underlying metallic layers are previously formed on the respective brazing parts of the sealing parts and inner side faces of base substrates 3 and caps 4. The films of the brazing material 5 are respectively previously formed thereon. Bump electrodes 1a of semiconductor chips 1 are melted and are connected onto the electrode to the base substrates 3. These chips 1 are mounted on the substrates 3. The assemblies are transported into an etching treatment chamber 9 where the inert films stop the brazing material 5 of the substrates 3 and the caps 4 and the semiconductors 1 are removed and cleaned by etching to expose the active surfaces. The assembles are then transported to a heating and joining chamber 10 where prescribed heat and load are applied thereon and the respective brazing material 5 are melted and joined. The semiconductor chips 1 are thus sealed into packages 2.



Data supplied from the esp@cenet database - Worldwide

⑮ 日本国特許庁(JP)

① 特 許 出 題 公 開

四 公 開 特 許 公 報 (A) 平2-303676

filnt. Cl. *

識別記号

庁内整理番号

❸公開 平成2年(1990)12月17日

B 23 K 35/14 H 01 L 23/02

6919-4E 7728-4E Η CC

6412-5F

審査請求 未請求 請求項の数 7 (全11頁)

60発明の名称

ろう材接合法および処理装置ならびに半導体装置

@特 願 平1-123353

22出 願 平1(1989)5月17日

@発 明 者 赤 蛤

東京都小平市上水本町5丁目20番1号 日立超エル・エ

ス・アイ・エンジニアリング株式会社内

大 塚 冗発 明 者 毭 冶 東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

勿出 頭 人 株式会社日立製作所 の出 題 人

日立超エル・エス・ア

東京都千代田区神田駿河台4丁目6番地 東京都小平市上水本町5丁目20番1号

イ・エンジニアリング

株式会社

四代 理 人 弁理士 筒井 大和

部 細

1. 発明の名称

ろう材接合法および処理装置ならびに半導体装置

- 2. 特許請求の範囲
 - 1. ろう材ないし被接合金属の少なくとも一方の 表面不活性膜をエッチング処理により除去滑浄 しその活性面を露出させてろう付けすることを 特徴とするろう材接合法。
 - 2. 前記エッチング処理がイオンエッチング法で あることを特徴とする請求項Ⅰ記載のろう材接 合法。
 - 3. 前記エッチング処理がガスエッチング法であ ることを特徴とする請求項1記載のろう材接合 选。
 - 4. 前記ろう付けが再不活性化防止用のガスない し真空雰囲気中で処理されて前記活性面の再不 居性化が防止されることを特徴とする請求項し、 2、または3記載のろう材,接合法。
 - 5. ろう材ないし被接合金属の少なくとも一方の 表面不活性膜をエッチング処理により除去清浄

してその活性面を露出させるエッチング機構と、 このエッチング機構により活性面が露出された 前記ろう材ないし前記被接合金属をろう付けさ せる加熱接合機構とを購えていることを特徴と する処理装置。

- 6. パッケージの封止部が前記請求項1、2、3、 または4記載のろう材接合法によって形成され ていることを特散とする半導体装置。
- 7. 半導体チップが前記請求項1、2、3、また は4記載のろう材接合法によって封止部材の内 倒にろう付けされて封止されていることを特徴 とする半導体装置。
- 3. 発明の詳細な説明

[重菜上の利用分野]

本発明は、ろう材接合法および処理装置ならび に半導体装置技術に関し、特に、たとえば半導体 チップをチップキャリア形のパッケージで對止す る豚のはんだ接合法および処理装置ならびにその 半導体装置技術に適用して有効な技術に関する。 [従来の技術]

たとえば、パンプ電極を有する半導体チップは、 次のような工程によって針止されている。

すなわち、先ず、ベース基板およびキャップの 所定部位に下地金属層を予め形成し、また半導体 チップのバンブ電極を溶融させベース基板の所定 の電極上に接続させて該半導体チップをベース基 板上に搭載する。

次に、半導体チップがろう付けされるキャップの内側面に、はんだ(PbとSnの合金)などからなる低融点ろう材の膜を形成し、またベース基板およびキャップの各封止部位に、低融点ろう材の輝を形成する。

次に、所定の熱と荷重を加えて、ペース基板と キャップとをろう付けするとともに、半導体チッ プとキャップとをろう付けして半導体チップを封 止する。

半導体チップは、このようにしてパッケージ内に対止される。

ところで、たとえば、このような対止工程など におけるろう材整合法においては、通常、ろう材

したがって、たとえば、 的記したような半導体 装置の対止工程などにおいては、 フラックスを使 用しないろう材接合法が要求される。

本発明の目的は、フラックスを使用することなく、ろう材自身や被接合金属などの表面不活性関を除去清浄化してろう付けすることができるろう材接合処理技術を提供することにある。

また、本発明の他の目的は、信頼性の向上を図ることができる半導体装置技術を提供することに

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[課題を解決するための手段]

すなわち、本発明のろう材接合法は、ろう材ないし被接合金属の少なくとも一方の表面不活性膜 をエッチング処理により除去滑浄しその活性面を 自身や被接合金属の要面自然酸化膜や汚染物など の不活性膜を除去するために、フラックスが用い られている。

すなわち、フラックスの海浄作用により、ろう 材自身や被接合金属の表面自然酸化膜を溶解し、 あるいは水素や水蒸気、その他、化合物などを発 生させろう材自身や被接合金属の表面を活性化さ せてろう付けする。

[発明が解決しようとする課題]

ところが、たとえば、前記したような半導体チップの封止工程において、ろう材自身や被接合金属の表面不活性膜の除去清浄にフラックスが用いられると、たとえば、キャビティ内に残存したフラックスがベース基板の電気的な部位に錫(Sn)を析出させ、これにより半導体装置の信頼性が妨げられることが知られている。

また、フラックスの使用がはんだ中のボイド発生を増大させる主要因であることが明らかにされ、このボイド発生によって半導体装置の信頼性が妨げられることが知られている。

露出させてろう付けするものである。

また、本発明の処理装置は、ろう材ないし被接合金属の少なくとも一方の表面不活性膜をエッチング処理により除去清浄してその活性面を露出させるエッチング機構により活性面が露出された前記ろう材ないし前記被接合金属をろう付けさせる加熱接合機構とを備えている機造としたものである。

更に、本発明の早<mark>項体</mark>装置は、パッケージの封 止部が前記したろう材接合法によって形成されて いる標準としたものである。

また、本発明の半導体装置は、半導体チップが 前記したろう材接合法によって封止部材の内側に ろう付けされて針止されている構造としたもので ある。

[作用]

前記した本発明のろう材接合法によれば、ろう材ないし枝接合金属の少なくとも一方の表面不活住膜がエッチング処理によって除去清浄されるので、フラックスを使用することなく、ろう材ない

し
被
接合
全
属
の
活
性
面
を
話
出
さ
せ
て
ろ
う
付
け
す
る
こ
と
が
で
き
る
。

また、前記した本発明の処理装置によれば、エッチング機構によりろう材ないし接接合金属の少なくとも一方の表面不活性膜がエッチング処理によって除去清浄され、その活性面が露出された前記を告金属が加熱接合機構によりろう付けされるので、フラックスを使用することなく、ろう材ないし接接合金属のろう付けを行うことができる。

また、本発明の半導体装置によれば、バッケージの対止部が前記したろう材接合法によって形成されている構造とされ、あるいは半導体チップが前記したろう材接合法によって対止部材の内側にろう付けされている構造とされていることにおり、フラックスを使用することなどできるので、バッケージ内などに残留するフラックスによって半導体装置の信頼性が妨げられるのを確実に防止することができる。

前記ベース基板 3 は、たとえばムライト(3 A &: O:・2 S i O:)、前記キャップ 4 はアル ミナイトライド (A & N) や シリコンカーバイド (S i C) からなり、これらのベース基板 3 およ びキャップ 4 はろう材 5 を介して互いに接合され、 そのろう材 5 は、たとえば、鉛 (P b) と鷄 (S n) との合金 (はんだ) からなる。

ろう材 5 の 編 (S n) の含有量は、たとえば I 0 w t %、その 触点は、たとえば 3 0 0 度 C ~ 3 l 0 皮 C ~ 3

前記封止邸におけるベース基板 3 およびキャップ 4 には、第 2 図に示すように、下地金属層 6 として、たとえばクロム (C r) 膜、チタン (T i) 膜またはタングステン (W) 膜 6 a、鋼 (C u) 膜、ニッケル (N i) 膜または白金 (P t) 膜 6 b、金 (A u) 膜 6 c がメッキにより積層して形成されている。

第1回に示すろう材 5、ずなわち、ベース E 板 3 とキャップ 4 との 針止部を形成しているろう材 5 は、ベース E 板 3 とキャップ 4 との各下地金属

(寒緻例1]

第1図に示すように、本実施例における半導体 装置は、半導体チップ1がチップキャリア形のパッケージ2で對止された半導体装置とされ、パッケージ2は、互いに対向的に配置されているペース基板3 およびキャップ4 (封止部材)とから構 成されている。

層 6 に予めスポット格接などによって仮付けされていたものが、接合封止時において融合して一体化されたものである。

この場合に、ベース基板 3 とキャップ 4 との針 止部には、表面の自然酸化膜や汚染物などの不活 性膜を除去するためのフラックスが塗布されるこ となく、整合針止されている。

これは、本実施例においては、 そのような表面 不活性膜が、後に詳述するように、 エッチング処 理によって除去清浄されるので、 フラックスの使 用が不要とされているためである。

このため、本実施例の半導体装置は、そのベース 悪板 3 とキャップ 4 との針止部 がフラックスを使用すること なく形成されている ため、その封止部 ヤバッケージ 2 内等にフラック スが残留することがなく、このため、フラックス の残留に 起因する弊客、すなわち、たとえば、 残 存フラックスによる編(Sn)の折出、ろう材 5 中のボイド発生の増大、フラックスが含有する 塩素 (C ℓ) などによる腐食などが確実に防止されるようになっ

ている。

このようなバッケージ 2 内のキャビティに封止されている半導体チップ 1 は、たとえば単結晶シリコンからなり、後半導体チップ 1 は、はんだなどからなるバンプ電揺 1 aが答散されている。バン 芸伝 3 の上面の電揺 (図示せず) に電気的に接続されている。バン 電板 1 aのはんだの設点は、前記ろう材 5 の融点より高くされている。

半導体チップ 1 がろう付けされるキャップ 4 の 内側面の下地金属層 6 には、ろう材 5 が予めスポット溶接などによって仮付けされている。

この場合のろう材 5 は、前記したペース基板 3 とキャップ 4 との封止部と同様に、表面不活性膜がエッチング処理によって除去清浄されるので、フラックスが塗布されない。

したがって、本実施例の半導体装置は、この点からもフラックスがパッケージ 2 内などに残留しないようになっている。

そして、このようにしてキャップ4の内部面に

この場合に、そのエッチング条件としては、たとえば加速電圧 3 k v. 試料電流 3 × 1 0 ⁻⁷ A. エッチング速度 2 0 0 人/min (on SiOn) で、約0.5~1 分程度、エッチング処理する。

ここで、前記した条件の下での A r イオン・エッチング処理前後における P b / S n (S n 1 0 %)のはんだからなるろう材 5 の表面オージュ・スペクトルを、第 4 図において示している。

この第4図によれば、同図(3)に示すようにエッチング前において検出された酸素(〇)、炭素(〇)、炭素(〇)、塩素(〇)が、同図(3)に示すようにエッチング後においては未検出とされている。 したがって、酸素(〇)などからなる表面不活性膜でが完全に除去可能であることが明らかにされた。

次に、第5回は、Pb/Sn(Snl0%)のはんだからなるろう材 5と、Cr/Cu/Auからなる下地金属暦 6(被接合金属)とのろう材接合法を示すものである。

この第5図に示すろう材接合法においても、先 す、同図(a)に示すように、ろう材5および下地金 ろう材 5 が仮付けされた後に、 絞ろう材 5 が容散されて半導体チップ 1 の上面(被接合金属)が抜ろう材 5 を介してキャップ 4 の内側面に接合されている。

この場合においても、半導体チップ1の上面の 要面不活性護がエッチング処理によって除去清浄 されるので、本実施例の半導体装置は、この点か らもフラックスがパッケージ2内などに残留しな いようになっている。

なお、前記ペース基板3の下面には、その上面 何の電極(図示せず)に電気的に接続されている 外部接続電極(図示せず)が配数されている。

次に、本実施例のろう材接合法について、第3 図に基づいて説明する。

先ず、第3図(a)に示すように、各ろう材5の表 : 面に生じている自然 酸化 腹や汚染物質などの不活性膜 7 を、たとえば A r * イオンなどによるイオン・スパッタエッチングにより夫々除去済停して、同図(b)に示すように各ろう材5の活性図5 a を齧出させる。

異暦 6 の表面に生じている 自然酸化痰や汚染物質などの不活性膜 7 を、たとえば A r ・ イオンなどによるイオン・スパッタエッチングにより夫々除去液浄して、同図 (L) に示すようにろうけ 5 。 下地金属層 6 の各活性面 5 a . 6 d を夫々露出させる。

この場合のエッチング条件は、前記したと同様 な条件とする。

このようなエッチング条件の下でのArイオン・エッチング処理前後におけるCr/Cu/Auからなる下地金属暦6の表面オージュ・スペクトルが第6図に示されている。

この第6図によれば、同図(3)に示すようにエッチング前において検出された酸素(D)、 提累(C)、 塩素(C)が、 同図(3)に示すようにエッチング後においては未検出とされている。 したがって、酸素(O) などからなる表面不活性膜 7 が完全に除去可能であることが明らかにされた。

このように、本実施例の前記したろう材接合法によれば、ろう材 5 ないし下地金属層 6 の表質不活性数 7 がエッチングによって敘去滑きされるの

で、ろう材 5 ないし下地金属暦 7 の各表面にフラックスを塗布することなく、ろう材 どうし、あるいはろう材と金属とを互いに接合させることができる。

したがって、フラックス塩布に起因する弊害、すなわち、たとえば、残存フラックスによる錫(Sn)の折出、ろう材 5 中のポイド発生の増大、フラッックスが含有する塩素(Cl)などによる腐食などを確実に防止することができる。

次に、本実施例のろう材接合法を前記した半導体装置の封止工程において適用した場合について、 第7回に基づいて説明する。

先ず、ベース基板3およびキャップ4の對止部とキャップ4の内側面との各ろう付け部位に、下地金属層 6 (図示せず)を予め形成し、その各下地金属層 6 上にろうけ5の膜を夫々形成しておく。

また、半導体チップ 1 のパンプ電振 1 a を容置させ、ペース基板 3 の電振 (図示せず) 上に接続させて鉄半導体チップ 1 をペース基板 3 上に搭載する。

ている。

前記エッチング処理窓 9 において、ろう付 5 や 半導体チップ 1 の表面不信性膜がエッチングされ たペース 基板 3 およびキャップ 4 は、そのエッチング処理 快に、搬送ベルトなどからなる 搬送手段 (図示せず)によって直ちに前記した加熱接合窓 1 0 に搬送される。

そして、この勿熱接合塞10において、所定の 然と何重が加えられることにより、 夫々のろう材 5が容融されてベース 基板 3とキャップ 4とが接合され、 半導体チップ 1とキャップ 4とが接合されて 故半導体チップ 1がバッケージ 2内に針止される

本実施例において、その加熱溶触接合時における加熱接合室10の雰囲気は、 H ** + N ** 、 O ** 10 p p m 以下の A r あるいは N 、または 真空中とされ、このような不活性がスない し 真空中の雰囲気中において、ペース基板 3 とキャップ 4 との加熱溶験接合および半導体チップ 1 とキャップ 4 との加熱溶験接合が行われることにより、エッチ

次いで、半導体チップ 1 が搭載されたペース基板 3 とキャップ 4 とを、第 7 図に示すように、処理装置 8 におけるエッチング処理室 9 に撤送ベルトなどからなる搬送手段(図示せず)によって搬入する。

ここで、第7回に示す処理装置 8 は、エッチング処理室 8 に時候する加熱接合室 1 0 を備え、この加熱接合室 1 0 は、エッチング処理室 9 において各表面不活性膜が殺去清浄された半導体チップ 1 とキャップ 4、またベース基板 3 とキャップ 4を失々互いにろう付けさせる加熱接合機構を有し

ング処理室 8 において露出されたろうけ 5 などの 活性面の再不活性化が確実に防止されるようになっている。特に、加熱によってろう付 5 などの活 性面が再不活性化されるのが確実に防止されるよ うになっている。

次に、加熱接合室10において加熱な融接合されたベース番板3とキャップ4と半導体チップ1は、搬送ベルトなどからなる搬送手段(図示せず)によって処理装配8の冷却室11に搬送され、冷却室11において冷却された後に、冷却室11から取り出される。

このようにして、本実施例における半導体装置の封止工程は行われる。

この場合に、本実施例におけるろう材接合法および処理装置 8 によれば、半導体チップ 1 、ベース基板 3 、キャップ 4 の各ろう付け配位の表面不活性膜がエッチング処理によって除虫療浄されるので、フラックスを使用することなく、ろう付けすることができる。

"したがって、フラックスがパッケージ2のキャ

ビティ内やベース 苺板 3 とキャップ 4 との封止部、キャップ 4 と半導体チップ 1 との接合部などに接存することがなく、このため、残存フラックスによるベース 苺板 3 などの電気的な部位における 鐚(Sn)の折出、各ろう材 5 中のボイド発生の増大、これによる前記封止部のリーク 不良、フラッックスが含有する 塩素(C 2) などによる 翼食などを確実に防止することができる。

この結果、本実施例によれば、ろう付け工程を 経て製造される半導体装置の信頼性の向上を図る ことができる。

特に、本実施例のような構造の半導体装置は、 その封止工程後において、バッケージ2のキャビティ内、ベース基板3とキャップ4との封止部、 半導体チップ1とキャップ4との接合部などにおけるフラックスの洗浄が困難とされるので、フラーックスを使用することなく、ろう付けすることができる効果は、極めて有意機である。

他方、本実施例のろう材接合法および処理装置 8 がフラックスの洗浄可能な配位のろう付けに適

ス基板 3 およびキャップ 4 の表面と、半導体チップ 1 の表面に生じた不活性膜が化学反応性ガス・エッチングによって除去清浄されてその各活性固が露出される視盗とされている。

この実施例2の処理装置8によると、前記した 半導体装置は、たとえば、次のようにして針止さ れる。

先す、処理装置 8 による処理的に、ベース基板 3 とキャップ 4 との所定のろう付け配位に、下地 金属層 6 を予め形成し、その各下地金属層 6 上に ろう材 5 の膜を夫々形成しておく。

また、半導体チップ l のパンプ電極 l a を答覧 しペース基板 3 の電桶 (図示せず) 上に接続して 絃半導体チップ l をペース基板 3 上に搭載する。

次いで、半導体チップ 1 が搭載されたベース基 板 3 およびキャップ 4 を処理室 1 2 内に搬入する。

次いで、ガス供給口12aから塩素系ガス13を処理を12内に導入し、この塩素系ガス12の 雰囲気中において、半導体チップ1とベース基板3とキャップ4とのろう付け部位表面における自 用されるとすれば、そのフラックスの洗浄工程を 省略することができる。

また、本実施例においては、 H: + N: 、 O: 10 p p m 以下の A r あるいは N、 または 真空中の雰囲気中においてベース 基板 3 とキャップ 4 との加熱溶融接合が行われることにより、 エッチング処理室 9 において露出されたろう材 5 などの が発生面が再不活性化されるのが確実に防止されるの不活性化に起因するろう付け不良を確実に防止することができる。

(実施例2]

第8図は本発明の他の実施例である処理装置を示す断面図、第9図はその第8図に示す処理装置 によるエッチング処理中におけるろう材を示す部分的拡大断面図である。

第8回に示すように、実施例2の処理装置8は、 前記実施例1の処理装置8と異なり、単数のチャンパからなる処理室12によって機成され、ベー

教敬化度などの不活性膜を化学反応性ガス・エッチングによって除去清浄する。

前記塩素系がス13、すなわち自然酸化膜を除 去するための塩素系がス13としては、たとえば、 H: +N: +10ppmCl:、HCl、あるい はこれらに少量のCCl、を混入させたものを用 いることができる。

ここで、塩素系がス13中の塩素 (Cl) は、フッ素 (F) について電気的に陰性な元素で、希がス、炭素、塩素、酸素以外の元素と直接化合して塩化物を生成する物性を有する。

したがって、第9図に示すように、エッチングされて塩業系ガス13と反応した不活性膜7は、その塩素(Cl)の物性により塩化物14として除去されて処理室12のガス排気口12bから処理室12外に排出される。

次いで、このようにして、表面不活性膜が除去 清浄されたペース基板 3 . キャップ 4 . 半導体チップ 1 は、そのエッチング処理後に、引き続いて 処理室 1 2 内において所定の熱と圧力が加えられ ることにより、ろう材 5 が容配されてベース 基板 3 とキャップ 4 とが接合され、半導体チップ 1 とキャップ 4 とが接合されて 仮半導体チップ 1 がパッケージ 2 内に封止される。

この実施例2におけるろう材接合法および処理 装置8においても、半導体チップ1。ベース基板 3、キャップ4の各ろう付け部の表面不活性腹が ェッチング処理によって除去清浄されるので、フ ラックスを使用することなく、ろう付けすること ができ、したがって、前記した実施例1と同様な 効果を得ることができる。

(実施列3)

第10回は本発明の他の実施例であるろう材を 合法を説明するための半導体装置のバッケージ封 止部の部分的拡大断面図である。

この実施例 3 においては、第10 図に示すように、前記ベース 基板 3 とキャップ 4 との各針止部間に、はんだなどのろう材 5 を介在させて加熱加

法に限定されるものではなく、たとえば金属表面 の不活性膜 T がウェットエッチングによって除去 される構成とすることも可能である。

また、前記実施例 2 においては、所定の金属表面の不活性度 7 が塩素系がス 1 3 の雰囲気中において、ガス・エッチングされる構成とされているが、本発明においては、たええばフッ素系がスの雰囲気中においてがス・エッチングされる構成とすることも可能である。

更に、 的記実施例 1 ~ 3 においては、 半導体装配の計止工程におけるろう材接合法およびその処理装置として適用されているが、 本発明 はそのような半導体装置の技術分野におけるろう材接合法 およびその他の技術分野におけるろう材接合法 およびその処理装置に適用することができる。

[発明の効果]

本額において関示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 次のとおりである。 圧し熔敗させることにより、ペース 基板 3 とキャップ 4 との接合針止が行われる。

この場合に、前記ペース基板3 およびキャップ4 の各下地金貨層 6 の表面とろう材 5 の両面は、その各不活性限 7 が前記した実施例 1 ないし実施例 2 のエッチング法によってエッチングされて除去され、このエッチング処理後において、前記ペース基板3 とキャップ 4 との接合封止が行われる。なお、このような実施例 2 のろう材接合法においても、前記した実施例 1 ないし実施例 2 の各処理装置 8 の適用が失々可能である。

以上、本発明者によってなされた発明を実施例に基づ各具体的に説明したが、本発明は前記実施例1~3に限定されるものではなく、その要旨を逸脱しない範囲で極々変更可能であることはいうまでもない。

たとえば、前記実施例1~3においては、所定の金属表面の不活性膜7が物理的ないし化学的ドライエッチングによって除去される構成とされているが、本発明においてはそのようなエッチング

すなわち、前記した本発明のろう材接合法によれば、ろう材ないし被接合金属の少なくとも一方の表面不活性膜がエッチング処理によって除去滑浄されるので、フラックスを使用することなく、ろう材ないし被接合金属の活性面を露出させてろう付けすることができる。

また、前記した本発明の処理装置によれば、エッチング機構によりろう材ないし被接合金属の少なくとも一方の表面不活性膜がエッチング処理によって除去清浄され、その活性面が露出されただ配ろう材ないし前記被接合金属が加熱接合機によりろう付けされるので、ファックスを使用するよりろう付けされるのでは接合金属のろう付けを行うことができる。

また、本発明の半導体装置によれば、バッケージの対止部が前記したろう材接合法によって形成されている構造とされ、あるいは半導体チップが前記したろう材接合法によって対止部材の内側にろう付けされて対止されている構造とされていることにより、フラックスを使用することなく、前

記封止部ないし接合部のろう付けを行うことができるので、バッケージ内などに狭留するフラックスによって半導体装置の信頼性が妨げられるのを確実に防止することができる。

4. 図面の簡単な説明

第【図は本発明の一実施例である半導体数置を 示す断面図、

第2図はその半導体装置におけるパッケージ封 止部の部分的拡大断面図、

第3図(A)、 (D)、 (C) は本発明の一変適例である う材接合法を示す説明図、

第4図(a). D)はその第3図に示すろう材接合法のエッチング処理前後におけるろう材表面のオージェ・スペクトルを示す線図、

第 5 図(a)、(b)、(c)は本発明の他の実施例である ろう材接合法を示す説明図、

第6図(a)、(b)はその第5図に示すろう材接合法のエッチング処理前後における下地金属層表面のオージェ・スペクトルを示す線図、

第1回は本発明の一実施例である処理装置を示

再不括性化防止用がス)、14・・・塩化物。

代理人 弁理士 筒 井 大 和


才断面图、

第 8 図は本発明の他の実施例である処理装置を 示す断面図、

第9回はその第8回に示す処理装置によるエッチング処理中におけるろう材を示す部分的拡大断面図、

第 (0 図は本発明の他の実施例であるろう材接合法を説明するための半導体装置のパッケージ針止節の部分的拡大断面図である。

第 1 图




1:半導体チップ


2:パッケージ

4:キャップ(封止部材)

5:ろう材


第 2 図







第 4 図


エッチング処理前のろう村裏面のオージェ・スペクトル



第 6 図








8:処理装置

図

縣 8 ⊠



8: 処理装置 | 3: 塩素系ガス (再不活性化防止用のガス) 7 13

第 10 図

